1. 프로그램 목적
- 창의융합형 차세대반도체 전문가 양성을 위한 기초지식 배양
- 컨소시엄 대학 학생들의 반도체 분야 흥미 및 교육수요에 기반하여 교육 제공
- 차세대 반도체 기술에 대한 이해 및 기술의 확산
2. 세부 사항
|
교육기간 |
2024년 7월 8일(월) ∼ 12일(금) (30H 교육) |
|---|---|
|
교육장소 |
인하대학교 60주년기념관 108호 및 ZOOM 교육 |
|
주 최 |
차세대반도체 컨소시엄 (인하대, 명지대, 공주대) |
|
주 관 |
인하대학교 공학교육혁신센터 |
|
후 원 |
산업통상자원부, 한국산업기술진흥원 |
3. 참가 신청
|
신청기한 |
∼ 6월 26일(수) 자정까지 (기한 이후 서버가 닫히므로 반드시 기한내 신청해야 함) |
|---|---|
|
참가신청 |
차세대 반도체 컨소시엄 홈페이지 신청 (http://ngscc,kr/신청및설문조사/신청서 – 프로그램에서 반도체 심화 이론교육을 선택하여 신청) |
|
모집인원 |
전체 40명 (명지대 12명 포함) |
|
모집대상 |
공과대학생 2,3,4학년 (반도체 관련 유관학과(전기,전자,반도체,신소재,화공,기계) 우대) |
|
유의사항 |
참가인원 초과시 참가신청 선착순으로 인원을 선발할 예정 |
4. 주요 내용 및 혜택
|
교육주제 |
- 반도체입문, 소자 및 공정 |
|---|---|
|
혜 택 |
- 80%이상 출석 우수자, 3개대학 공학교육혁신센터장 명의의 수료증 발급 - 최종 테스트를 통해 단기교육과정 대상자 선발 |
|
참 가 자 지원사항 |
- 교육비, 숙박비 : 공학교육혁신센터에서 지원 (숙박장소는 추후 안내 예정) - 식비 및 교통비 : 참가자 개별 부담 |
|
단 기 프로그램 |
- 교육주제 : 클린룸 견학 및 공정 체험 - 교육기간 : 추후 안내 (7월 12일 심화교육 종료 이후 예정) - 교육인원 : 미정 (교육 대상자중 선발 예정) - 교육방법 : 소그룹 대면 실습 교육 |
5. 세부일정
|
구분/일시 |
분류 |
세부내용 |
진행방식 |
|---|---|---|---|
|
7.8(월) 09:00∼18:00 |
디지털 vs 아날로그 회로 설계 |
- 설계 Flow, - Transistor Layout / 수동 소자 소개 - 디지털 회로 : 논리 gate 및 메모리 소개 - 디지털 회로 vs 아닐로그 회로 영역 비교 - 아날로그 회로 (AMP, Reference, OP-AMP 응용 및 설계) - OP-AMP/Chip 설계 방법, CIS/SOC 소개 |
대면 |
|
7.9(화) 19:00∼22:00 |
반도체 공정 트렌드 |
- 반도체 전공정 트렌드 |
ZOOM 교육 |
|
7.10(수) 10:00∼18:00 |
MI (Measurement & Inspection) |
- MI (Measurement & Inspection) 개요 - 반도체 계측 - SEM과 TEM의 원리, SEM – EDX 원리 - XRD, RAMAN 원리 |
대면 |
|
7.11(목) 10:00∼18:00 |
전력반도체 |
- 전력 반도체 개론 및 전력변환 - 전력 반도체 웨이퍼 제조기술 - 전력 반도체 소자 |
|
|
7.12(금) 10:00∼16:00 |
반도체 후공정 심화 |
- HBM (High Bandwidth Memory) 개요 - TSV (Through Silicon Via) 기술 - 범프 공정기술 (MR-MUF, TC0NCF, 하이브리드 본딩) - TSV 적용 패키징 기술(2.5D, 3D) - 칩렛(Chiplet) 패키징 기술 |
6. 문의 : 공학교육혁신센터 031-330-6326, 6355
2024. 6.
공학교육혁신센터장